PAT-NO: JP404204498A

DOCUMENT-IDENTIFIER: JP 04204498 A

TITLE: DISPLAY CONTROL DEVICE

PUBN-DATE: July 24, 1992

INVENTOR-INFORMATION:

NAME

ITO, HIROMICHI ONODERA, SUSUMU IWAMOTO, SHIGENOBU

ASSIGNEE-INFORMATION:

NAME COUNTRY
HITACHI LTD N/A
HITACHI VIDEO ENG CO LTD N/A

APPL-NO: JP02328870

APPL-DATE: November 30, 1990

INT-CL (IPC): G09G005/18, G09G005/12, G09G005/22,

G09G005/40

US-CL-CURRENT: 345/213

# ABSTRACT:

PURPOSE: To enable adjustment of a phase of the display data and to superpose many display control devices by supplying a character lock signal which a timing adjusting part outputs and a synchronizing signal to plural display timing control circuits where the synchronizing signal inputs.

CONSTITUTION: The character clock signal CCLKO-P which the timing is

adjusted at an optional phase from the timing adjustment part 1 and the

synchronizing signal synchronizing to the character clock signal are generated

and they are supplied to a CRT controller (a display timing control circuit 2)

related to the generation of the display data 1. Hence the phase of the

synchronizing signal delays and the phase of the synchronizing signal is

delayed the phase of the display data 1 can be delayed freely. Accordingly in

the case that the phase of the display data 1 is faster than the phase of the

display data 2 of other plural CRT controller 8 systems, it can make to

coincide to the phase of the display data 2 by delaying the phase of the

display data 1 by the phase difference. Hence the phase of the display data is

adjusted freely and the superposing with many display control devices is easily attained.

COPYRIGHT: (C) 1992, JPO&Japio

#### 公開特許公報(A) 平4-204498

⑤Int. Cl. 5

識別記号

庁内整理番号

④公開 平成4年(1992)7月24日

G 09 G

5/12 5/22 5/40 8121-5G 8121-5G 8320-5G

8121-5G

請求項の数 5 (全7頁) 審査請求 未請求

60発明の名称 表示制御装置

> 頭・平2-328870 20特

22出 顋 平 2 (1990)11月30日

72)発 明 者 浩 道 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所マイクロエレクトロニクス機器開発研究所内

@発 明 者 小

野 寺 進 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジ

ニアリング株式会社内

者 重 信 @発 明 岩 本

神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジ

ニアリング株式会社内

创出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

勿出 願 日立ビデオエンジニア 神奈川県横浜市戸塚区吉田町292番地

リング株式会社

倒代 弁理士 小川 勝男 外1名 理 人

> 2:11 明

1. 発明の名称

表示制御装置 2. 特許請求の範囲

(1) 基準クロックを分周する分周回路と、分周回 路の出力すクロック信号(キャラクタクロック 信号)を入力する複数の表示タイミング制御回 路からなり、特定の表示タイミング制御回路か 5 発生する同期信号を他の表示タイミング制御 回路が入力として互いに同期動作するようにし た表示制御装置において、非表示期間中に、上 記キャラクタクロック信号から一時的に'H' (又は'L') の期間を他の'H'(又は'L') 期 間より長くしてタイミングを調整しキャラクタ クロック信号と、上記表示タイミング制御回路 が出力する同期信号から上記調整したキャラク タクロック信号に同期させた同期信号と発生す るタイミング調整部を設け、タイミング調整部 が出力するキャラクタクロック信号と同期信号 を、上記同期信号を入力する複数の表示タイミ

ング制御回路に供給するようにしたことを特徴 とする表示制御装置。

- (2) 上記タイミング調整部のキャラクタクロック 信号のタイミング調整をソフトウェアで自由に 変更できることを特徴とする請求項1記載の表 示制御装置。
- (3) 上記タイミング調整部を含むことを特徴とす る請求項1記載の表示制御装置のLSI。
- (4) 複数の表示データ制御部から出力される表示 データを重ね合せて表示させる表示制御装置に おいて、上記表示データ制御部の少なくともー つの表示データに対し、シフタ回路によりシフ トした信号の一つを選択する位相調整部を設け、 上記位相調整部の出力信号同士、又は表示デー 夕制御部から出力される表示データとを重ね合 せて表示させることを特徴とする表示制御装置。
- (5) 上記位相調整部を含むことを特徴とする請求 項4記載の表示制御装置のLSI。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、複数の表示制御装置の表示データを 重ね合せて表示させるのに好適な表示制御装置に 開する。

## 【従来の技術】

一般に表示制御装置は、表示装置に対し図形表示以は文字表示を行わせたり、図形と文字の重ね合せ表示を行わせる。ここで、図形(グラフィック)表示とはメモリに記憶した1ビットの情報を1面素に対応させ、図形を画案の集まりとして対応させた符号を文字ペクーンとを表示させる。図形と文字の重ね合せ表示を行う表示制御装置用に、作表、ワープロなどのアプリケーションソ

第4図は、図形と文字の重ね合せ表示を行う表示制御装置の一般的な構成を示すブロック図である。なお、この種の装置として関連するものには例えば特開昭62-267792号公報等があげ 5れる。第4図で、2は図形表示の制御を行う表

フトが多数開発されている。

表示装置13に送り出すテキスト表示データを作成する表示データ制御部、14は表示データ制御部12出力のテキスト表示データと位相を合わせるために表示データ制御部6出力のグラフィック表示データを遅延させる遅延回路、7は図形の表示データと文字の表示データとを切り替えて重ね合せ表示を行う重ね合せ制御回路、13はCRT等の表示装置である。

同図において、CRTコントローラ 2、8は垂直同期信号や水平同期信号の周期が一致するように設定されており、CRTコントローラ 2 は 8 かちの垂直同期信号 VSYNCーNを入力して画面の表示開始タイミングを一致させて同期動作をさせる。

ここで遅延回路14の説明を補足する。表示データ制御部12では6と異なりCGメモリを読み出す必要があるため、一般にテキスト表示データはグラフィック表示データより位相が遅れる。そこで、テキストとグラフィックの表示データの位相を遅わせるため、グラフィック表示データの位相を遅

示タイミング制御回路 (以下、CRTコントロー ラと称す)、 8は文字表示の制御を行うCRTコ ントローラ、15は1 面素(ドット)の表示時間に 対応するドットクロック信号DOTCK-Pを分 周してCRTコントローラ2、8のキャラクタク ロック信号CCLK1-P、CCLK2-Pを発 生する分周回路、4は表示装置の画案の明るさを 表すビット情報を記憶するグラフィックVRAM、 10は文字符号を記憶するテキストVRAM、3は CRTコントローラ2、又は中央演算処理装置C PU (図示せず) によってVRAM4に対するリ ード/ライト制御を行うメモリ制御部、9はCR Tコントローラ8、またはCPU(図示せず)に よってVRAM10に対するリード/ライト制御を 行うメモリ制御部、6はVRAM4からの読み出 しデータを表示装置13に送り出すグラフィック表 示データを作成する表示データ制御部、[1は文字 パターンを記憶するCGメモリ、12はテキストV RAM10より読み出した文字符号データから対応 する文字パターンをCGメモリ11より読み出して

らせる遅延回路14が必要となる。

ところで、LSIの高集積化に伴い表示制御装 置をLSI化することは小形化、低価格化の点で 有益である。そこで、第4図の2、3、6、14、 7 等を含む図形表示制御装置のLSI(LSIa とする)と5、9、12等を含む文字表示制御装置 のLSI(LSIbとする)を考える。この場合、 LSIaの遅延回路14ではグラフィック表示デー タの遅延時間は決まっているため、LSIaと共 に使用する文字表示制御装置しSIはLSIbの テキスト表示データの位相と等しくなければなら ない。しかしながら、表示制御装置LSIの表示 データの位相は表示データ制御部12の処理方法が 異なるとズレが生じる。CRTコントローラ2、 又は8の内部レジスタ設定値によりキャラクタク ロック信号の周期単位で表示データの位相は調整 できるが、ドットクロック信号の周期単位でのズ レは閲覧できない。このため、LSIaと共に使 用できる表示制御装置LSIは限定されてしまう という問題がある。

#### [発明が解決しようとする課題]

上記従来技術は、表示データの位相を自由に調整することができず重ね合せ可能な表示制御装置が限定されてしまう問題があった。本発明の目的は、表示データの位相を自由に調整可能として、容易に多くの表示制御装置と重ね合せ可能とした表示制御装置を提供することである。

#### [課題を解決するための手段]

上記目的を達成するために、基準クロックを分分の間する分周回路と、分周回路の出力するクロックを分の信号(キャラクタクロック信号)を定のこれであり、特定のこれでは、サーラが各別をでいる。「大口ーラが各別では、「大口ーラが出ている。「大口ーラが出ている。」では、「大」の期間をから、「大」のの関係をした。「大」のの関係をした。「大」のの関係をした。「大」のの関係をした。「大」ののには、「大」のの関係をして、「大」のの関係をして、「大」のの関係をして、「大」のの関係をして、「大」のの関係をして、「大」のの関係をして、「大」ののには、「大」のでは、「、」のでは、、」のでは、「、」のでは、、」のは、「、」のでは、、」のは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のでは、「、」のい、「、」のでは、「、」のい、「、」のい、「、」のい、「、」のは、「、」のい、「、」のい、「、」のでは、「、」のでは、、「、」のい、、」のは、「、」のい、「、」のい、、「、」のい、、」のい、、」のは、「、」のい、、」のは、、、、」のは、、、、、、、、、、、、

ために表示データ 1 の位相を自由に遅らせることが出来る。

従って、表示データ1の位相が、他の複数のCRTコントローラ系の表示データ2の位相より相をい場合、その位相を分だけ表示データ2を担任をですることがおきまた、表示データ1の位相があった。また、表示データ1の位相がカーラのでを示データ1の位相を平りることにはよりはいまった。ないでを示データ1の位相をですることが出来で、上記同様に表示データ1の位相を遅まって、上記同様に表示データ1の位相をであることがエータ2との位相を一致させることがエータ2との位相を一致させることがエータ2との位相を一致させることがエータ2との位相を一致させることがエータ2との位相を一致させることがエータ1の位相を一致させることがエータ2との位相を一致させることがエータ2との位相を一致させることがエータ1の位相を一致させることがエータ2との位相を一対にはいる。

また、上記位相調整部により、表示データ制御部の出力する表示データの位相を任意に遅らせることが出来る。

# 〔寒旋例〕

第1図は、本発明の一実施例の表示制御装置を 示すブロック図である。第1図において、2と8 はそれぞれ図形表示と文字表示の制御を行なうC 号に同期した同期信号とを発生するタイミング調整部を設け、タイミング調整部が出力するキャラクタクロック信号と同期信号を、上記同期信号を入力する複数のCRTコントローラに供給するようにした。

また、複数の表示データ制御部から出力される表示データを重ね合せて表示させる表示制御装置において、上記表示データ制御部の少なくとも一つの表示データに対し、シフタ回路によりシフトした倡号の一つを選択する位相調整部を設け、上記位相調整部の出力信号同士、又は表示データ制御部から出力される表示データとを重ね合せて表示させるようにした。

## 〔作用〕

上記タイミング調整部から、任意の位相(1キャラクタクロック以内)でタイミングを調整したキャラクタクロック信号と上記キャラクタクロック信号に同期にした同期信号を発生して表示データ1の生成に関する上記CRTコントローラに供給することにより、上記同期信号の位相が遅れる

RTコントローラ、15はドットクロック信号DO TCK-Pを分周してCRTコントローラ2、8 のキャラクタクロック信号CCLK0-P、CC LK1-Pを発生する分周回路、1はキャラクタ クロック信号CCLKO-Pと垂直同期信号VS YNCl-Nのタイミングを調整してCRTコン トローラ2に供給するキャラクタクロック信号C C L K 2 - P と垂直同期信号 V S Y N C 2 - N を 生成するタイミング調整部、3と9はそれぞれC RTコントローラ2と8、又は中央演算処理装置 CPU (図示せず) によってVRAM4と10に対 するリード/ライト制御を行なうメモリ制御部、 6 はVRAM4の読み出しデータからグラフィッ ク表示データを作成する表示データ制御郎、11は 文字パターンを記憶するCGメモリ、12はテキス トVRAM10より読み出した文字符号データから 対応する文字パターンをCGメモリ11より読み出 してテキスト表示データを作成する表示データ制 御部、7はグラフィック表示データとテキスト表 示データとを切り換えて重ね合せ表示を行う重ね

合せ制御回路、13はCRT等の表示装置である。 以下、タイミング調整部1の機能について詳細 に述べる。第2図は、タイミング調整部1が作動 する以前のテキスト表示データとグラフィック表 示データとの位相が時間T2ズレた(テキスト表 示データの位相がドットクロック信号DOTCK - P の 3 周期分、即ち 3 ドットクロック期間遅い) 場合のタイミングチャート図である。ここで、C CLK0-Pは第1図の分周回路15でDOTCK - P を 8 分周とした信号で、かつCCLK1- P と等しい場合で、タイミング調整部1ではCCL K 2 - P = C C L K 0 - P, V S Y N C 2 - N = VSYNC1-Nのままである。これにたいし、 第3図にタイミング調整部1を作動させてテキス ト表示データとグラフィック表示データとの位相 を一致させたタイミングチャート図を示す。これ はタイミング調整部1でCCLK2-PとVSY N C 2 - N の位相を調整し、V S Y N C 2 - N の 立上りをVSYNC1-Nの立上りより時間T2 だけ遅らせることによりテキスト表示データとグ

ラフィック表示データとの位相を一致させる。ここで、CCLK2-Pの位相を調整する理由は、CRTコントローラ2では、入力VSYNC2-PがCCLK2-Pと同期をとる必要がある(VSYNC2-Pの変化は、例えばCCLK2-Pの立ち下り)からである。

次に、第4図にタイミング調整部1の詳細ブロック図を、第5図にその動作タイミングチャート図を示す。まず、CCLK2ーPの生成方法について述べる。一時的に'H'の期間を3ドットクロック長くするため、

(SW2-P, SW1-P, SW0-P)= ('L', 'H', 'H')

とする。ここで、 S W O - P ~ S W 2 - P は C C L K 2 - P の ' H ' 期間を何ドットクロック長くするかを決める位相調整セレクト信号である。 第 4 図で、20は C C L K 0 - P を D O T C K - P でシフトするシフタで C L K 1 - P ~ C L K 7 - P を出力(第 5 図では、 C L K 1 - P ~ C L K 3 - P を図示)、21はセレクト信号 S W O - P ~ S W 2

- PによりCLK1-P~CLK7-Pの内一つ を選択するセレクタでSCCLK-Pを出力(こ の場合、 S C C L K - P = C L K 3 - P で S C C LK-PはCCLK.O-Pを3ドットクロックだ けシフトした信号)、22はCCLK0-Pの立ち 下がりで変化するVSYNC1-NをCCLKO -- P の立上りで変化させるためのフリップフロッ プでSO-Pを出力、23、24はフリップフロップ で、25はセレクト信号SW2-- Pが'L'の時24の 出力を、'H'の時25の出力を選択するセレクタで S1-Pを出力、26は(S1-P、S0-P)が ('L', 'L') の時CCLK0-Pを、('L', 'H') の時'H'を、 ('H', !H') の時SCCL K-Pを選択するセレクタでCCLK2-Pを出 カナる。従って、SO-P、SI-P、およびC CLK2ーPのタイミングチャート図は第5図に 示すような波形となる。(SO-P, S1-Pは リセット信号RESET-Pがアクティブになる ので最初、共に'し')

大に、VSYNC2-Nの生成方法について述

べる。第4図で、27はVSYNC1-NをDOTCK-Pでシフトするシフタ、28はセレクト信号SWO-P~SW2-Pによりシフタ27の出力信号の内一つを選択するセレクタでSVSYNC-Nを出力(この場合、SVSYNC-NはVSYNC1-Nを3ドットクロック期間だけシフトした信号)、29はSO-PとS1-Pが共に「H」の時、H」を出力するアンド回路、30は29の出力信号が「L」の時VSYNC1-Nを、「H」の時SVSYNC-Nを選択するセレクタでVSYNC2-Nを出力する。従って、VSYNC2-Nのタイミングチャートは第5図に示すような波形となる。

この結果、 C C L K 2 - P の H 期間は、一時的に 3 ドットクロック期間長くなり、 V S Y N C 2 - N は C C L K 2 - P の立ち下がりに同期し、 V S Y N C 2 - N 立上りは V S Y N C 1 - N の立上りより 3 ドットクロック期間遅くなる。 従って、第 3 図のようにグラフィック表示データの開始期間がテキスト表示データの場合より T 2 (テキストとグラフィックの表示データの位相差 3 ドット

クロック期間)だけ遅れるため、テキストとグラフィックの表示データの位相が一致する。なお、第6図にCCLK2-Pの'L'(第4図では'H')の期間を長くして位相を調整するタイミング調整部1の詳細ブロック図、第7図にその動作タイミングチャート図を示す。

以上、位相差T2=(3ドットクロック期間)を例に述べたが、3ピットの位相調整セレクト信号SW0-P~SW2-Pの設定値により、対応可能な位相差T2の範囲は0≦T2≦(7ドットクロック期間)である。また、位相差T2≥(8ピックの力が見に、カクロック期間。トンテキストクの位相に関整することにより、0≦T2≤の単位で位相調整することにより、0≦T2≤のの単位で位相調整することにより、0≦T2≤のの単位で位相調整することにより、0≤T2≤を自由に調整可能である。

の表示制御装置と重ね合せ可能とする。

# 4. 図面の簡単な説明

第1図は本発明の一実施例の表示制御装置の構成を示すブロック図、第2図と第3図は第1図の動作を示すタイミングチャート図、第4図と第6図は第1図のタイミング調整1の構成を示す詳細ブロック図、第5図と第7図はそれぞれ第4図、第6図の動作を示すタイミングチャート図、第8図は本発明の第二の実施例の表示制御装置の構成を示すブロック図である。

1 … タイミング調整部、 2 … C R T コントローラ (表示タイミング制御回路)、 16、17 … 位相調整 部。 なお、第4回、第6回の位相関整セレクト信号 SWO-P~SW2-Pはレジスタ値としてソフトウェアで設定する方法、又はLSIの入力信号 として容易に値を設定できるようにする。

第8図は、本発明の第二の実施例の表示制御装置を示すブロック図である。第8図において、16と17はそれぞれグラフィックとテキストの表示データの位相を腐整する位相調整部で、他の構成は、第1図や第9図の同一番号の構成要素と等しい。位相調整16と17は、それぞれシフタ回位相をドットクロック信号、又はキャラクタクロック信号でシフトし、シフトした任意の一つを選択する。このため、表示データの位相をドットクロック開放をドットクロック期間の単位でソフトウェアにより自由に調整可能である。なお、位相調整部は16と17のどちらか一方だけでもよい。

## (発明の効果)

以上説明したように、本発明によれば、表示デ ータの位相を自由に調整出来るので、容易に多く



















